

# PATENT ABSTRACTS OF JAPAN

(11) Publication number : 08-328034  
 (43) Date of publication of application : 13.12.1996

(51) Int.CI. G02F 1/136  
 G02F 1/13

(21) Application number : 07-131619 (71) Applicant : HITACHI LTD  
 HITACHI DEVICE ENG CO LTD  
 (22) Date of filing : 30.05.1995 (72) Inventor : SATO HIDEO  
 HIROTA SHOICHI  
 TAKEMOTO KAYAO  
 MATSUMOTO KATSUMI



## (54) LIQUID CRYSTAL LIGHT VALVE AND PROJECTION TYPE LIQUID CRYSTAL DISPLAY FORMED BY USING THE SAME

### (57) Abstract:

**PURPOSE:** To provide a liquid crystal light valve for a projection type display which has light shielding performance to withstand irradiation with several million lux and displays image with high fineness and high quality.

**CONSTITUTION:** Pixel circuit regions 101 arranged with plural switching elements 101a in a matrix form, driving circuit regions 102 arranged with driving circuit elements 102a and periphery regions are formed on the surface of a semiconductor substrate 100 and metallic layers 140, 160, 180 are disposed via insulating layers thereon.

Reflection electrodes 181 to be formed as the output ends of the switching elements 101a are segmented by slits and are arranged on the metallic layer 180 of the uppermost part. Liquid crystals 200 are packed between transparent electrodes 302 which are formed on a glass substrate 302 and face the reflection electrodes 181 and the semiconductor substrate 100. Light shielding layers 163 of the pixel circuit regions 101 for shutting off the incident light from the slits 181 and light shielding layers for shutting off the irradiation of the peripheral regions and the driving circuit regions 102 are formed on the metallic layer 160.



### LEGAL STATUS

[Date of request for examination] 14.06.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3176021  
[Date of registration] 06.04.2001  
[Number of appeal against examiner's decision of rejection]  
[Date of requesting appeal against examiner's decision of rejection]  
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-328034

(43)公開日 平成8年(1996)12月13日

(51)Int.Cl. <sup>6</sup>	識別記号	序内整理番号	F I	技術表示箇所
G 0 2 F 1/136 1/13	5 0 0 5 0 5		G 0 2 F 1/136 1/13	5 0 0 5 0 5

審査請求 未請求 請求項の数10 O.L (全11頁)



(21)出願番号	特願平7-131619	(71)出願人	000005108 株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地
(22)出願日	平成7年(1995)5月30日	(71)出願人	000233088 日立デバイスエンジニアリング株式会社 千葉県茂原市早野3681番地
		(72)発明者	佐藤 秀夫 茨城県日立市大みか町七丁目1番1号 株式会社日立製作所日立研究所内
		(72)発明者	廣田 异一 茨城県日立市大みか町七丁目1番1号 株式会社日立製作所日立研究所内
		(74)代理人	弁理士 高橋 明夫 (外1名) 最終頁に続く

(54)【発明の名称】 液晶ライトバルブ及びそれを用いた投射型液晶ディスプレイ

(57)【要約】

【目的】数百万ルクスの照射に耐える遮光性能をもち、高精細で高品質の画像を表示する投射型ディスプレイ用液晶ライトバルブを提供することにある。

【構成】半導体基板100の表面に、マトリクス状に複数のスイッチング素子1011aを配置した画素回路領域101と、駆動回路素子102aを配置した駆動回路領域102と周辺領域を形成し、その上に絶縁層を介して金属層140、160、180を設けている。最上部の金属層180に、スイッチング素子1011aの出力端となる反射電極161をスリット182で区分して配列している。ガラス基板302に形成され、反射電極181に対向する透明電極302と、半導体基板100の間に液晶200を充填している。金属層160には、スリット181からの入光を遮断する画素回路領域101の遮光層163、周辺領域や駆動回路領域102の照射を遮断する遮光層165を形成している。



1

## 【特許請求の範囲】

【請求項1】 一方の表面上に、マトリクス状に配置される複数のスイッチング素子からなる画素回路領域と前記スイッチング素子を駆動する素子からなる駆動回路領域とそれらの周辺領域を有する半導体基板と、前記半導体基板の前記一方の表面上に、絶縁層を介して階層的に構成され配線手段を有する複数の金属層と、最上部にあらる前記金属層をスリットで分割して形成され、前記スイッチング素子の出力端となる複数の反射電極と、前記最上部の下層にある金属層に、前記最上部のスリットの平面空間に対して重複するように形成した第1の遮光手段と、前記金属層の少なくとも一つを前記駆動回路領域及び前記周辺領域の表面空間を覆うように形成した第2の遮光手段と、光の照射される反対側の面に前記反射電極と対向する対向電極を有する透明な対向基板と、前記半導体基板と前記対向基板の間隙に液晶を充填してなる液晶ライトバルブ。

【請求項2】 請求項1において、

前記第1の遮光手段は、当該金属層の前記配線手段などと競合しない平坦な場所に配置する液晶ライトバルブ。

【請求項3】 請求項2において、

前記第1の遮光手段を配置する前記平坦な場所は、複数の金属層によって確保してなる液晶ライトバルブ。

【請求項4】 請求項1、2または3において、

前記金属層は、少なくとも1層の上面および／または下面に、WSi<sub>2</sub>またはMoSi<sub>2</sub>などの金属シリサイド層を設けてなる液晶ライトバルブ。

【請求項5】 一方の表面上に、マトリクス状に配置される複数のスイッチング素子からなる画素回路領域と前記スイッチング素子を駆動する素子からなる駆動回路領域を有する半導体基板と、前記半導体基板の前記画素回路領域や前記駆動回路領域の周辺領域に形成され、光照射によって発生するキャリアを吸収するキャリア吸收手段と、前記半導体基板の前記一方の表面上に、絶縁層を介して階層的に構成され配線手段を有する複数の金属層と、最上部にある前記金属層をスリットで分割して形成され、前記スイッチング素子の出力端となる複数の反射電極と、

前記最上部の下層にある少なくとも一つの金属層に、前記最上部のスリットの平面空間に対し重複するように形成した第1の遮光手段と、前記金属層の少なくとも一つを前記駆動回路領域及び前記周辺領域の表面空間を覆うように形成した第2の遮光手段と、光の照射される反対側の面に前記反射電極と対向する対向電極を有する透明な対向基板と、前記半導体基板と前記対向基板の間隙に液晶を充填してなる液晶ライトバルブ。

2

## 【請求項6】 請求項5において、

前記キャリア吸收手段に、給電したウェル層または拡散層を用いてなる液晶ライトバルブ。

【請求項7】 請求項1～6のいずれか1項において、前記スイッチング素子をウェルに形成し、該ウェルを前記遮光手段を有する金属層で給電してなる液晶ライトバルブ。

【請求項8】 一方の表面上に、マトリクス状に配置される複数のスイッチング素子からなる画素回路領域と前記

10スイッチング素子を駆動する素子からなる駆動回路領域とそれらの周辺領域を有する半導体基板と、

前記半導体基板の前記一方の表面上に、絶縁層を介して階層的に構成され配線手段を有する複数の金属層と、最上部にある前記金属層で、前記画素回路領域に対応するエリアをスリットで分割して形成され、前記スイッチング素子の出力端となる複数の反射電極と、

前記最上部で前記画素回路領域の周辺領域に対応するエリアに形成される別の電極と、

前記最上部の下層の少なくとも一つの金属層に、前記最

20上部のスリットの平面空間に対し重複するように形成した第1の遮光手段と、前記金属層の少なくとも一つを前記駆動回路領域及び前記周辺領域の表面空間を覆うように形成した第2の遮光手段と、

光の照射される反対側の面に前記反射電極と対向する対向電極を有する透明な対向基板と、前記半導体基板と前記対向基板の間隙に充填される液晶と、

前記対向電極と前記別の電極を同一電圧に保つ手段と、を設けてなる液晶ライトバルブ。

【請求項9】 光源と、照射された光の反射状態を液晶画素に印加する電圧で制御する液晶ライトバルブと、映像を表示するスクリーンと、前記光源からの光を平行光にして前記液晶ライトバルブに照射するとともに、前記液晶ライトバルブからの反射光を前記スクリーンに拡大投影する光学手段を備える投射型ディスプレイ装置において、

前記液晶ライトバルブは、請求項1から請求項8のいずれか1項に記載の液晶ライトバルブを用いることを特徴とする投射型液晶ディスプレイ装置。

【請求項10】 請求項9において、

40前記液晶ライトバルブに照射される前記光源の明るさは約500万ルクスに及ぶことを特徴とする投射型液晶ディスプレイ装置。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】本発明は、電圧の振幅値で光の強さを制御する液晶ディスプレイに係り、特に投射型ディスプレイに好適な液晶ライトバルブに関する。

## 【0002】

【従来の技術】スイッチング素子と液晶を積層して光を50制御するアクティブ・マトリクス方式による液晶ディス

ブレイは、米国特許3,862,360号や電子通信学会技術報告(1980年)のIE80-81に開示されている。これらのディスプレイは、いずれもスイッチング素子で制御した画像を直接見る直視方式である。スイッチング素子には、単結晶シリコン基板に形成したMOS(metal oxide-semiconductor)トランジスタを用いている。

【0003】MOSトランジスタに光が照射されると、ソースとドレインを形成するPN接合部に光電流が発生する。この光電流が液晶を制御するスイッチング素子部に発生すると、液晶に印加する電圧が変化して画質を劣化させる。さらに、光電流が前記スイッチング素子やそれを制御する駆動回路部に流れると、ラッチアップと呼ばれる現象を引き起こして、電源に大電流が流れ回路動作の阻害やチップの破壊が起こる。

【0004】図15に、ラッチアップ現象を説明するCMOSLSIの模式図を示す。n型基板の表面にPMOSを、pウェルの領域にNMOSを形成している。基板はn+の拡散層を介してVDD(例えば+5V)に、pウェルはp+の拡散層を介してVSS(例えばGND)にそれぞれ給電している。PMOSとNMOSトランジスタのソースは、それぞれVDD、VSSに、ゲートは共通にして入力端子Vinに、ドレインも共通にして出力端子Voutに接続して、インバータ回路を構成している。

【0005】このCMOSLSIでは、寄生のバイポーラトランジスタのTr1、Tr2と、寄生の抵抗R1～R4ができる。Tr1はNMOSのソースをエミッタ、pウェルをベース、基板をコレクタにしたn-p-nトランジスタであり、Tr2はPMOSのソースをエミッタ、基板をベース、pウェルをコレクタにしたp-n-pトランジスタである。また、R1、R2はpウェル、R3、R4は基板の体積抵抗によって形成される抵抗である。

【0006】寄生のバイポーラトランジスタTr1、Tr2は、図示のようにサイリスタ構造となる。寄生抵抗R1またはR4に流れるトリガーディオードIpで、その端子間電圧が増加すると、寄生のn-p-nまたはp-n-pバイポーラトランジスタがオンし、オン電流が寄生抵抗R1またはR4を流れ急激に増加し、VDDとVSS間に大電流が流れラッチアップとなる。このラッチアップ現象は、回路内部の電圧が減少して回路動作を阻害したり、配線やシリコン基板を溶融してチップを破壊したりする。

【0007】ラッチアップを引き起こすトリガーディオードは、電源ノイズなどの他に、MOSトランジスタの周辺の光照射が原因となる。光照射で基板内に発生した電子又はホールが、高電界の基板とpウェルのPN接合部に移動し光電流Ipとなる。光電流Ipは基板のn+拡散層とpウェルのp+拡散層の間を流れ、サイリスタ構造のトリガーディオードとなる。

【0008】上記の電子通信学会技術報告においては、MOSトランジスタに発生する光電流を低減してラッチアップを防止するために、半導体基板のスイッチング領域で、MOSトランジスタのソース領域を光の入射領域からできるだけ遠ざける配置、発生したキャリアを再結合させるストップ拡散層を設けるなどを記述している。

#### 【0009】

【発明が解決しようとする課題】従来のMOSトランジスタを用いた液晶ディスプレイは直視型であり、ディスプレイパネルに必要な耐光性は、せいぜい数万ルクス程度で十分であった。しかし、投射型のディスプレイでは、制御画像をスクリーンに拡大投影するため、液晶ライトバルブに照射される光は数百万ルクスにもなる。このため、従来の遮光構造では不十分で、入射光に対し半導体基板が完全に覆われる構造が必要となっている。さらに、画像を制御するスイッチング領域に止まらず、その周辺部に配置する駆動回路部などの耐光性を高めることが必要になっている。

【0010】本発明の目的は、このような現状に鑑み、強力な照射光に対する遮光性を向上し、ラッチアップを防止できる信頼性に富んだ液晶ライトバルブを提供することにある。

【0011】本発明の他の目的は、500万ルクス程度の明るさで高品質の画像を表示する投射型の液晶ディスプレイを提供することにある。

#### 【0012】

【課題を解決するための手段】上記本発明の目的を達成する液晶ライトバルブは、一方の表面に、マトリクス状に配置される複数のスイッチング素子からなる画素回路領域と前記スイッチング素子を駆動する素子からなる駆動回路領域とそれらの周辺領域を有する半導体基板と、前記半導体基板の前記一方の表面上に、絶縁層を介して階層的に構成され配線手段を有する複数の金属層と、最上部にあらる前記金属層をスリットで分割して形成され、前記スイッチング素子の出力端となる複数の反射電極と、前記最上部の下層にある金属層に、前記最上部のスリットの平面空間に対して重複するように形成した第1の遮光手段と、前記金属層の少なくとも一つを前記駆動回路領域及び前記周辺領域の表面空間を覆うように形成した第2の遮光手段と、光の照射される反対側の面上に前記反射電極と対向する対向電極を有する透明な対向基板と、前記半導体基板と前記対向基板の間隙に液晶を充填してなる。

【0013】また、前記金属層は、少なくとも1層の上面および/または下面に、WSi<sub>2</sub>またはMoSi<sub>2</sub>などの金属シリサイド層を設けてなる。

【0014】また、前記半導体基板の前記画素回路領域や前記駆動回路領域の周辺領域に形成され、光照射によって発生するキャリアを吸収するキャリア吸収手段を設けてなる。

【0015】前記最上部で前記画素回路領域の周辺領域に対応するエリアに形成される別の電極と、前記対向電極と前記別の電極を同一電圧に保つ手段を設けてなる。

#### 【0016】

【作用】前記周辺領域に設けた遮光手段は反射電極とともに、画素回路領域、駆動回路領域及びそれらの周辺領域に照射される数百万ルクスの光あるいはその迷光を、ほぼ完全に反射または吸収する耐光性を有して、半導体基板に発生するラッチアップ現象を防止でき、回路素子の劣化破損による画質の低下を防止する効果がある。この反射／吸収の作用は、金属シリサイド層によって一層強化される。

【0017】また、前記周辺領域に設けたキャリア吸収手段は、半導体基板に達した光によって発生するキャリアを吸収できるので、駆動回路領域やその周辺領域の光電流を大幅に低減でき、上記遮光手段と組み合わされてより耐光性を高める。

【0018】また、画素回路領域の周辺の光を反射する別の電極は、対向電極と同電位、すなわち0にされる、画面周辺部の明るさを暗くできるので、画質を向上できる。

【0019】さらに、遮光手段は複数の金属層に亘って形成できるので、半導体基板をコンパクトに構成できる。

【0020】このような液晶ライトバルブを適用することで、約500万ルクスの光源まで、高精細で明るい、高品質の画像を表示する投射型ディスプレイを提供することができる。

#### 【0021】

【実施例】以下、本発明の実施例を図面を参照しながら詳細に説明する。

【0022】図9は、液晶ライトバルブの一般的な回路構成を示したものである。液晶ライトバルブは画素回路1、サンプル回路2、水平走査回路3、垂直走査回路4、ANDゲート5で構成される。これら各回路は半導体基板の表面に形成される。

【0023】画素回路1は、MOSトランジスタ1aと保持容量1bを水平方向にM個、垂直方向にN個をそれぞれ配列している。MOSトランジスタ1aのゲート電極には、ANDゲート5からの走査信号Vg1～VgN、ドレイン電極にはサンプル回路2からの輝度信号Vd1～VdM、ソース電極には保持容量1bの一端と液晶1cが接続される。保持容量1bの他端は、遮光層を介して基板電圧を給電する電圧VSSに接続している。液晶1cは、画素回路1と対向基板の間に実装される液晶素子の等価容量である。

【0024】水平走査回路3は、クロック信号CLKとスタート信号STAを入力して、M相の多相信号PH1～PHMを出力する。サンプル回路2はMOSスイッチで構成し、そのゲート電極は前記出力信号PH1からP

HMと、ドレイン電極は極性の異なる映像信号VI1又はVI2と接続している。MOSスイッチのソース電極から、輝度信号Vd1からVdMを出力する。

【0025】垂直走査回路4は、クロック信号CKVとスタート信号FSTを入力して、N相の多相信号PV1～PVNを出力している。ANDゲート5は、多相信号PV1～PVNと制御信号CNTを入力して、走査信号Vg1～VgNを出力する。

【0026】図10に、液晶ライトバルブの動作を説明するタイミングチャートを示す。垂直走査回路4のスタート信号FSTは表示する映像のフレーム先頭、クロック信号CKVは走査線の切り替えタイミングを示している。垂直走査回路7は、クロック信号CKVの立ち上がりのタイミングでスタート信号FSTを取り込み、多相信号PV1～PVNを出力する。ANDゲート5は、多相信号PV1～PVNと制御信号CNTを入力して、画素回路1の走査信号Vg1～VgNを出力する。1ライン毎に走査する順次走査のときは、CNTを”H”にすることで、走査信号Vg1～VgNを多相信号PV1～PVNに等しく、マトリクス状に配置した画素回路1を垂直方向に順次選択している。映像信号VI1、VI2は、対向電極の電圧COMを基準に変化する信号で、その極性は互いに逆相で、フレーム毎に反転している。

【0027】水平走査回路3は垂直走査回路4と同様に、前記クロック信号CLKの立ち上がりのタイミングで、走査線の先頭を示すスタート信号STAを取り込み、多相信号PH1～PHMを出力する。サンプル回路2は、映像信号VI1、VI2を信号PH1～PHMのタイミングで順にサンプリングし、輝度信号Vd1～VdMを出力する。輝度信号Vd1～VdMは、マトリクス状に配置された画素回路1に列毎に入力される。このとき、走査信号Vg1～VgNで選択された行の画素回路1のMOSトランジスタだけがオン状態となるので、選択された行の画素回路の保持容量1bに輝度信号Vd1～VdMが書き込まれ、ホールドされる。保持容量1bにホールドした電圧は液晶1cに印加されるので、液晶ライトバルブは映像信号VI1、VI2に応じた映像を表示する。

【0028】図11に、液晶ライトバルブの水平、垂直走査回路の構成の一例を示す。同図で、括弧で括らない記号を用いる場合は水平操作回路、括弧内の記号を用いる場合は垂直操作回路を表わす。本回路は、Dタイプのフリップ・フロップFF、インバータINV、レベル変換回路LSから構成されている。フリップ・フロップFFを直列に接続することでシフトレジスタを構成し、水平走査回路はM段、垂直走査回路はN段となる。

【0029】レベル変換回路LSは、ソースをVDDに接続した2個のPMOSトランジスタMP1、MP2と、ソースをVSSに接続した2個のNMOSトランジスタMN1、MN2で構成し、フリップ・フロップFF

の出力はMP 1 のゲートに接続するとともに、インバータINVで逆相にしてMP 2 のゲートに接続している。MN 1 とMN 2 のゲートは互いに接続するとともに、MN 1 とMP 1 のドレインにも接続する。さらに、MN 2 とMP 2 のドレインを互いに接続し、この接続点を走査回路の出力PH (PV) としている。

【0030】この構成によって、FFの出力が“H”のとき、MP 1 とMN 2 がオフ、MP 2 がオンとなり、出力PH (PV) はVDDとなる。一方、FFの出力が“L (=GND)”のとき、MP 1 とMN 2 はオン、MP 2 はオフとなり、出力PH (PV) はVSSとなる。このように、レベル変換回路LSは0-VDDの信号をVSS-VDDの信号に変換する。なお、レベル変換回路LSはVDD (+5V)-VSS (-15V)の電源で動作する高耐圧CMOSトランジスタで構成し、FFとINVはVDD (+5V)-0の電源で動作する低耐圧CMOSトランジスタで構成している。

【0031】図1は、本発明の一実施例による液晶ライトバルブの構造を示し、同図(a)は平面図A-A線の断面図、同図(b)は光照射方向からみた半導体基板の平面図である。

【0032】本実施例の液晶ライトバルブは、画素回路や駆動回路を形成した半導体基板100と、透明なガラス基板301の表面にITO(Indium-tin-oxide)などの透明導電材料からなる対向電極302を形成した対向基板300と、両者の間に液晶200を充填し、基板100と基板300を接着するためのシール材510から構成されている。

【0033】半導体基板100の単結晶シリコン基板110の表面には、絶縁層を介して第1の金属層140、第2の金属層160及び第3の金属層180を形成し、エンハンスマント型NMOSトランジスタによるスイッチング素子101aを複数配列した画素回路領域101と、エンハンスマント型NMOSまたはPMOSなどの回路素子102aで構成する駆動回路領域102を配置し、さらにワイヤボンディング領域108を配置している。この駆動回路領域102にはサンプル回路2、水平走査回路3、垂直走査回路4及びAND回路5が形成される。

【0034】画素回路領域101では、光照射からシリコン基板110の表面をマスクするように、第3の金属層180に形成した画素電極181と第2の金属層160に形成した遮光層163を相互にラップして配置している。また、駆動回路領域102とその他の周辺部のシリコン基板110の表面は、第3の金属層180に形成した遮光層191を配置している。遮光層163、191は金属層にパターン形成され、入射する光を反射又は吸収して、各回路を構成する半導体素子やその周辺領域の半導体基板に到達する光を遮断する。

【0035】に、本実施例の液晶ライトバルブのディバ

イス構造を詳細に説明する。図2は、液晶ライトバルブの画素回路領域の一部を示す断面図である。一つの画素回路1は、単結晶シリコン基板110の表面にエンハンスマント型のNMOSトランジスタで構成されたMOSトランジスタ1a、MOS容量1b及び反射電極などから構成される。

【0036】半導体基板100は、一方の表面にMOSトランジスタ1aを構成するソース領域、ドレイン領域及び、保持容量1bの一方の電極領域を形成するn型シリコン基板111と、この基板111上に選択的に形成されるポリシリコン層120と、ポリシリコン層120上に形成される第1の絶縁層130と、第1の絶縁層130上に形成されるとともに絶縁層130を貫通してn型シリコン基板111の表面やポリシリコン層120にコンタクトする第1の金属層140と、第1の金属層140上に形成された第2の絶縁層150と、第2の絶縁層150上に形成されるとともに絶縁層150を貫通して第1の金属層140にコンタクトする第2の金属層160と、第2の金属層160上に形成される第3の絶縁層170と、第3の絶縁層170上に形成されるとともに絶縁層170を貫通して第2の金属層160にコンタクトする第3の金属層180から構成されている。第1の金属層140、第2の金属層160および第3の金属層180は、例えばアルミニウムによって形成される。

【0037】画素回路領域101は、n型基板層111と、p型ウェル層112と、p型ウェル層112の表面に形成されたn+領域113、116、n領域114、p+領域117と、素子分離領域118から構成されている。1点鎖線で示す単位画素回路において、一对のn+領域113はそれぞれMOSトランジスタ1aのソース領域とドレイン領域となる。n領域114は保持容量1bの一方の電極となる。n+領域116とn領域114、p+領域117とp型ウェル層112は、それぞれ電気的に接続されている。

【0038】ポリシリコン層120はn型シリコン基板111の表面に、酸化シリコン層115を介して選択的に形成されている。具体的には、MOSトランジスタ1aのゲート電極123は1対のn+領域113間のp型ウェル層112上に、保持容量1bの他方の電極124はn領域114上に形成される。保持容量1bは、n領域114とポリシリコン層124及びこれらの間に介在された酸化シリコン層115によって形成される。

【0039】第1の金属層140はスリット144によって複数個に分割され、MOSトランジスタ1aと保持容量1bとを接続する配線141、MOSトランジスタ1aのドレインの配線142、MOS容量1bの一方の電極とp型ウェル層112を給電する配線146を構成している。

【0040】配線141は第1の絶縁層130に設けたコンタクトホール131で一对のn+領域113の一方

及びポリシリコン層124に、ドレン配線142は第1の絶縁層130に設けたコンタクトホール131で一対のn+領域113の他方に、給電配線146は第1の絶縁層130に設けたコンタクトホール131でMOS容量の一方の電極と接続されるn+領域116と、p型ウェル層112と接続されるp+領域117にコンタクトしている。

【0041】第1の金属層140の上に第2の絶縁層150を介して遮光層163及び中間電極164を形成した第2の金属層160を設け、その上に第3の絶縁層170を介して、画素電極(反射電極)181を形成した第3の金属層(配線層)180を設けている。遮光層163と中間電極164はスリット162で、画素電極同士はスリット182で互いに隔てられている。遮光層163はスルーホール152を介して配線146と接続し、p型ウェルとMOS容量の一方の電圧を給電している。配線141はスルーホール151を介して中間電極164と、さらにスルーホール171を介して画素電極181と接続し、MOSトランジスタ1aのソース電圧を画素電極181に出力している。

【0042】このように構成される液晶ライトバルブは、ガラス基板300側から照射される強力な光を画素電極181で反射する反射型であり、この反射光の強さを液晶200の状態によって制御している。例えば、液晶200にポリマー分散型液晶を使用すると、画素電極181の出力電圧によって液晶200は散乱状態から透明状態に変化し、各画素の反射率は液晶200が透明状態のときに高く、散乱状態のときに低くなる。このように、液晶の状態変化を画素電極181の電圧によって制御することで映像を表示する。

【0043】次に、照射光の遮光について説明する。最上層の第3の金属層180で形成された反射電極181の電極間スリット182から入射する光は、第2の金属層160で形成された遮光層163で遮断される。すなわち、対向基板300側から見た場合、第3の金属層180に形成されたスリット182と第2の金属層160に形成されたスリット162は、互いにオーバーラップすることなくずれて配置されているので、対向基板300側から入射した光は第3の金属層または第2の金属層のいずれかで反射されて半導体基板110には到達しない。

【0044】以上により、対向基板300側から入射した直接光はほぼ完全に遮断できる。ところで、照射光には法線に沿った直接光以外に、電極間スリット182に斜めに入射する光や、遮光層163の非平坦な場所で散乱された光の一部が、第3の絶縁層170により反射されて迷光となり、第2の金属層のスリット164と第1の金属層のスリット144を通り抜けて半導体基板110に到達する場合がある。遮光層163の非平坦な場所は、MOSトランジスタ1a、MOS容量1b、第1の

金属層140などの平面パターンによって決まる。

【0045】本実施例では、第3の金属層180の画素間スリット182の位置を、第2の金属層160で構成する遮光層163の平坦な場所に対応して配置する。さらに、第1の金属層140と第2の金属層160の各面、第3の金属層180の下面などの少なくとも1面を、例えばタンクステンシリコン(WSi)やモリブデンシリコン(MoSi)などの反射率の低い材料とアルミニウムの多層構成とする。これによって、半導体基板110に到達する迷光を大幅に低減できる。

【0046】図3に、本実施例の液晶ライトバルブの画素回路と周辺部を含む断面図を示す。画素回路領域101は、n型シリコン基板111にp型ウェル層112を作り、このなかに設けられている。画素回路領域101の周辺領域には、第2の金属層160で形成した遮光層165を設け、さらに、最上層である第3の金属層180により、電極181と電気的に分離した電極183を形成し、電極183には対向電極302と等しい電圧を供給している。これにより、画素回路の周辺領域に対向する液晶の印加電圧を0にしている。

【0047】図4に、本実施例の駆動回路とその周辺部の断面図を示す。n型シリコン基板111の表面にPMOSトランジスタ、p型ウェル層112にNMOSトランジスタをそれぞれ形成し、これらのトランジスタを用いて水平走査回路3、垂直走査回路4などの駆動回路を構成している。この駆動回路とその周辺領域の上部には、対向基板300側からの入射光を遮断する遮光層166を、第2の金属層160により設けている。なお、他の金属層140または180によって遮光層を設けることもできる。

【0048】以上のように、本実施例の液晶ライトバルブにおいては、画素回路領域に照射される光は遮光層163で、画素回路領域の周辺部に照射される光は遮光層165で、駆動回路領域とその周辺部に照射される光は遮光層166で、それぞれ遮断される。これによれば、投射型ディスプレイのように強力な光が照射されても、シリコン基板への入射光は確実に遮断されてラッチアップを防止でき、素子の特性劣化や破壊を回避できる。さらに、画素回路領域の周辺部に対向する液晶の印加電圧が0になるように、画素回路周辺部の上部に電極を設けたので、この部分の明るさを暗くして画面周辺部の画質を向上できる。

【0049】次に、本発明の第二の実施例による液晶ライトバルブを説明する。図5は液晶ライトバルブの平面図、図6はB-B線の断面図である。本実施例の上述の実施例との相違は、キャリアストッパ層を設けたことがある。

【0050】キャリアストッパ層は、画素回路領域101と駆動回路領域102を囲むように設けている。具体的には、n型シリコン基板110の表面に設けたn+領

域191と、p型ウェル層1.12に設けたp+領域192からなり、n+領域191に最大電圧(VDD)を、p+領域192に最小電圧(VSS)を供給する。

【0051】これによれば、半導体基板100の周辺に照射された光で発生するキャリアは、キャリアストッパ領域に引き寄せられ、n+領域191からp+領域192の方向に光電流Ipが流れる。この結果、光電流が駆動回路の素子に流れることなく、ラッチアップを防止できる。

【0052】第二の実施例の変形例である液晶ライトバルブを、図7の平面図と図8の断面図を用いて説明する。本例では、キャリアストッパ層をp型ウェル層内で実現している。具体的には、n型シリコン基板110の表面に設けたp型ウェル層193にp+領域とn領域を設け、このn領域の中にさらにn+領域を設け、p+領域とn+領域を配線148で接続している。

【0053】これによれば、半導体基板100の周辺に照射された光で発生するキャリアは、p型ウェル層193のキャリアストッパ領域で光電流Ipに変換される。この結果、光電流は駆動回路の素子には流れないので、ラッチアップを防止できる。

【0054】次に、上記の各実施例に説明した液晶ライトバルブの実装構造について、図12の平面図と図13の断面図を用いて説明する。

【0055】画素回路1、水平走査回路3、垂直走査回路4などを形成した半導体基板100は、回路部を上にして導電性ペーストでセラミック基板500に接着される。半導体基板100と、これと対向して設けた対向基板300に間には液晶200を充填する。液晶200はその周辺部に設けたシール材510によってシールされ、外界の湿度などから保護される。対向基板300の表面に設けた対向電極302と、半導体基板100の最上部の金属層180に形成した電極181などの配線パターンとは、導電性ペースト530を用いて接続している。

【0056】対向基板300の信号端子550は、ワイヤボンディング520でセラミック基板上に形成した配線パターンと接続される。半導体基板100上のワイヤボンディング位置と対向基板300の表面の対向電極302の接続位置は、基板100の上辺部の1辺だけにすることで、半導体基板100の信号端子部の面積を小さくしている。

【0057】図14は、上記の液晶ライトバルブを適用した投射型ディスプレイの構成を示す模式図である。投射型ディスプレイは光源700、第1のレンズ710、ミラー720、第2のレンズ730、液晶ライトバルブ740、投射レンズ750及びスクリーン760で構成される。

【0058】光源700からの光は、第1のレンズ710でミラー720の位置に集光され、第1のレンズ73

0で平行光とされ、液晶ライトバルブ740に照射される。液晶ライトバルブ740は、照射された光の反射状態を各液晶画素に印加する電圧で制御し、液晶ライトバルブからの反射光を第2のレンズ730と投射レンズ750を介して、スクリーン760に拡大投影して画像を形成する。

【0059】なお、光源からの光束を光の3原色の3つの光束に分解し、それぞれの光束にたいして液晶ライトバルブを設け、3つの液晶ライトバルブからの反射光を再び合成、拡大投射することによりカラー表示の投射型ディスプレイを得ることができる。光の3原色への分解、3つの液晶ライトバルブからの反射光の合成は、例えばダイクロイックミラーを用いて同時に行なうことができる。

【0060】投射型ディスプレイにおいては、液晶ライトバルブに照射される光は数百万ルクスにもおよび、ラッチアップによる素子の劣化や破壊を生じて画質が低下する。しかし、本実施例によれば、液晶ライトバルブには、画像回路領域、動作回路領域及び周辺領域を形成するシリコン基板への光照射を、その斜め入射や金属配線層の散乱による迷光に対しても遮断できる遮光手段を設けているので、ラッチアップが確実に防止し、約500百万ルクスまで耐光性を向上できた。これによって、液晶ライトバルブを用いた投射型ディスプレイの実用が可能になった。

【0061】以上、単結晶シリコン基板を用いた液晶ライトバルブと、それを適用した投射型ディスプレイについて説明した。なお、本発明の液晶ライトバルブがシリコン基板の代わりに、絶縁基板上に半導体層を形成した基板や、化合物半導体基板などを用いても実現できることは言うまでもない。

#### 【0062】

【発明の効果】本発明の液晶ライトバルブによれば、画素回路領域と、駆動回路領域と、それらの周辺領域に対する光照射を遮断する遮光手段を設けているので、半導体基板の光電流を低減してラッチアップの発生を防止でき、素子の劣化や破壊による画質の低下を回避して画像の精彩度を向上する効果がある。

【0063】また、各回路を形成する複数の金属層を利40用し、上層の反射電極の配線パターンで反射できない空間をマスクするように下層の金属層に遮光手段を設けるので、確実な遮光をコンパクトに実現できる効果がある。

【0064】さらに、各回路領域に対する前記遮光層とともに、前記周辺領域に光照射で発生したキャリアを吸収するキャリアストッパ領域を設けたので、照射光が強い場合にも半導体基板の光電流を大幅に低減してラッチアップの発生を確実に防止できる効果がある。

【0065】本発明の投射型ディスプレイによれば、約500百万ルクス程度の光照射に耐える液晶ライトバル

ブの適用が可能で、高輝度、高精細の拡大画面を提供できる効果がある。

【図面の簡単な説明】

【図1】本発明の第一の実施例による液晶ライトバルブの平面及び断面構造図。

【図2】第一の実施例による液晶ライトバルブの画素回路領域の断面構造図。

【図3】第一の実施例による液晶ライトバルブの画素回路と周辺領域の断面構造図。

【図4】第一の実施例による半導体基板の駆動回路領域と周辺領域の断面構造図。

【図5】本発明の第二の実施例による液晶ライトバルブの半導体基板の駆動回路領域と周辺領域の平面構造図。

【図6】第二の実施例による半導体基板の駆動回路領域と周辺領域の断面構造図。

【図7】第二の実施例の変形例による半導体基板の駆動回路領域と周辺領域の平面構造図。

【図8】第二の実施例の変形例による半導体基板の駆動回路領域と周辺領域の断面構造図。

【図9】液晶ライトバルブの回路構成図。

【図10】液晶ライトバルブ動作を示すタイムチャート。

【図11】液晶ライトバルブの走査回路図。

【図12】本実施例の液晶ライトバルブの実装構造を示す平面図。

す平面図。

【図13】本実施例の液晶ライトバルブの実装構造を示す側断面図。



【図14】本発明の液晶ライトバルブを適用した投射型ディスプレイの構成を説明する模式図。

【図15】寄生バイポーラトランジスタのラッチアップ現象を説明する模式図。


【符号の説明】

1…画素回路、1a…MOSトランジスタ、1b…保持容量、1c…液晶の容量、2…サンプル回路、3…水平走査回路、4…垂直走査回路、5…ANDゲート、10…半導体基板、101, 101a…画素回路領域、102, 102a…駆動回路領域、110…n型シリコン基板、112…p型ウェル層、120…ポリシリコン層、130…第1の絶縁層、131…スルーホール、140…第1の金属層、141, 142, 146…配線、150…第2の絶縁層、151…スルーホール、160…第2の金属層、163, 165, 166…遮光層、170…第3の絶縁層、171…スルーホール、180…第3の金属層、181…画素電極（反射電極）、182…スリット、183…別の電極、191, 192, 193…キャリアアストップ部、200…液晶、300…対向基板、302…対向電極。

【図1】




【図2】




[図.3]

四三




[図4]

四 4




【図5】

圖5




[図 6]

四 8




[図13]

图13




【図7】

図7




【図8】

図8




【図11】




( )は水平走行回路と異なる垂直走行回路の記号。

[図12]




[图 1-4]

14



[図15]

図15



## フロントページの続き

(72) 発明者 竹本 一八男  
千葉県茂原市早野3300番地 株式会社日立  
製作所電子デバイス事業部内

(72)発明者 松本 克己

千葉県茂原市早野3681番地 日立デバイス  
エンジニアリング株式会社内

**THIS PAGE BLANK (USPTO)**

---

**CLAIMS**


---

**[Claim(s)]**

**[Claim 1]** The liquid crystal light valve which comes to fill [ liquid crystal ] up the gap of the transparent opposite substrate characterized by providing the following, and the aforementioned semiconductor substrate and the aforementioned opposite substrate The semiconductor substrate which has the drive circuit fields which consist of an element which drives the pixel circuit field which consists of two or more switching elements arranged in the shape of a matrix on the surface of one side, and the aforementioned switching element, and those boundary regions Two or more metal layers which are constituted hierarchical through an insulating layer and have a wiring means on the aforementioned one front face of the aforementioned semiconductor substrate Two or more reflectors which divide the \*\*\*\*\* aforementioned metal layer into the topmost part to a slit, are formed in it, and serve as an outgoing end of the aforementioned switching element The counterelectrode which counters the 1st shading means formed so that the metal layer in the lower layer of the aforementioned topmost part might be overlapped to the flat-surface space of the slit of the aforementioned topmost part, the 2nd shading means which formed at

least one of the aforementioned metal layers so that the surface space of the aforementioned drive circuit field and the aforementioned boundary region might be covered, and the field of an opposite side where light is irradiated with the aforementioned reflector

**[Claim 2]** It is the liquid crystal light valve arranged in the flat place where the shading means of the above 1st does not compete with the aforementioned wiring means of the metal layer concerned etc. in a claim 1.

**[Claim 3]** the above which arranges the shading means of the above 1st in a claim 2 -- the liquid crystal light valve which comes to secure a flat place by two or more metal layers

**[Claim 4]** It is the liquid crystal light valve by which the aforementioned metal layer comes to prepare metal silicide layers, such as WSi<sub>2</sub> or MoSi<sub>2</sub>, in the upper surface of at least one layer, and/or an inferior surface of tongue in claims 1, 2, or 3.

**[Claim 5]** The liquid crystal light valve which comes to fill [ liquid crystal ] up the gap of the transparent opposite substrate characterized by providing the following, and the aforementioned semiconductor substrate and the aforementioned opposite substrate The semiconductor substrate which has the drive circuit field which consists of an element which drives the pixel circuit field which consists of two or more switching elements arranged

in the shape of a matrix on the surface of one side, and the aforementioned switching element A carrier absorption means to absorb the carrier which is formed in the boundary region of the aforementioned pixel circuit field of the aforementioned semiconductor substrate, or the aforementioned drive circuit field, and is generated by optical irradiation Two or more metal layers which are constituted hierarchical through an insulating layer and have a wiring means on aforementioned one front face of the aforementioned semiconductor substrate Two or more reflectors which divide the aforementioned metal layer at the topmost part to a slit, are formed, and serve as an outgoing end of the aforementioned switching element, The 1st shading means formed so that at least one metal layer in the lower layer of the aforementioned topmost part might be overlapped to the flat surface space of the slit of the aforementioned topmost part, The counterelectrode which counters the 2nd shading means which formed at least one of the aforementioned metal layers so that the surface space of the aforementioned drive circuit field and the aforementioned boundary region might be covered, and the field of an opposite side where light is irradiated with the aforementioned reflector

[Claim 6] The liquid crystal light valve which comes to use the well layer or diffusion layer which supplied electric

power to the aforementioned carrier absorption means in a claim 5.

[Claim 7] The liquid crystal light valve which forms the aforementioned switching element in a well and comes to supply electric power in the metal layer which has the aforementioned shading means in this well in any 1 term of claims 1-6.

[Claim 8] The liquid crystal light valve characterized by providing the following The semiconductor substrate which has the drive circuit fields which consist of an element which drives the pixel circuit field which consists of two or more switching elements arranged in the shape of a matrix on the surface of one side, and the aforementioned switching element, and those boundary regions Two or more metal layers which are constituted hierarchical through an insulating layer and have a wiring means on aforementioned one front face of the aforementioned semiconductor substrate Two or more reflectors which divide the area corresponding to the aforementioned pixel circuit field to a slit, are formed in the aforementioned metal layer at the topmost part, and serve as an outgoing end of the aforementioned switching element Another electrode formed in the area corresponding to the boundary region of the aforementioned pixel circuit field at the aforementioned topmost part, The 1st shading means formed so that at least one lower layer metal layer of the

aforementioned topmost part might be overlapped to the flat-surface space of the slit of the aforementioned topmost part. The 2nd shading means which formed at least one of the aforementioned metal layers so that the surface space of the aforementioned drive circuit field and the aforementioned boundary region might be covered. The liquid crystal with which the gap of the aforementioned reflector, the transparent opposite substrate which has the counterelectrode which counters, and the aforementioned semiconductor substrate and the aforementioned opposite substrate is filled up in the field of an opposite side where light is irradiated, and the means which maintains the aforementioned counterelectrode and the electrode according to above at the same voltage.

[Claim 9] Light source The liquid crystal light valve which controls the reflective state of the irradiated light by voltage impressed to a liquid crystal pixel. The screen which displays an image Optical means which carry out expansion projection of the reflected light from the aforementioned liquid crystal light valve at the aforementioned screen while making light from the aforementioned light source into parallel light and irradiating the aforementioned liquid crystal light valve. It is projected type liquid crystal display equipment equipped with the above, and the aforementioned liquid crystal light valve

is characterized by using the liquid crystal light valve of a publication for any 1 term of a claim 1 to the claim 8.

[Claim 10] The luminosity of the aforementioned light source irradiated by the aforementioned liquid crystal light valve in a claim 9 is projected type liquid crystal display equipment characterized by amounting to about 5 million luxs.

## DETAILED DESCRIPTION

### [Detailed Description of the Invention]

#### [0001]

[Industrial Application] this invention relates to the liquid crystal display which controls the intensity of light by amplitude value of voltage, especially relates to the suitable liquid crystal light valve for a projected type display.

#### [0002]

[Description of the Prior Art] The liquid crystal display by the active matrix which carries out the laminating of the liquid crystal to a switching element, and controls light is indicated by U.S. JP,3,862,360,B and IE 80-81 of an Institute of Electronics and Communication Engineers technical report (1980). Each of these displays is accepting-reality methods which see directly the picture controlled by the switching element. The MOS (metal oxide-semiconductor) transistor formed in the single-crystal-silicon substrate is used for the switching element.

[0003] If light is irradiated by the MOS transistor, a photocurrent will occur in the PN-junction section which forms the source and a drain. If it generates in the switching element section by which this photocurrent controls liquid crystal, the voltage impressed to liquid crystal will change and quality of image will be degraded. Furthermore, if it flows in the drive circuit section by which a photocurrent controls the aforementioned switching element and it, the phenomenon called latch rise will be caused, a high current will flow to a power supply, and prevention of circuit operation and destruction of a chip will take place.

[0004] The \*\* type view of CMOSLSI which explains a latch up to drawing 15 is shown. PMOS is formed in the front face of n type substrate, and NMOS is formed in the field of p well. In the substrate, p well is supplying electric power to VDD (for example, +5V) through the diffusion layer of p+ at VSS (for example, GND) through the diffusion layer of n+, respectively. The source of PMOS and an NMOS transistor is set to VDDVSS, the gate is set in common, in the input terminal Vin, it carries out in common, connects with an output terminal Vout, and the drain also constitutes the inverter circuit, respectively.

[0005] In this CMOSLSI, Tr1 and Tr2 of the bipolar transistor of parasitism, and

resistance R1-R4 of parasitism can be performed. It is the npn transistor to which Tr1 used the emitter and p well as the base, and used the substrate as the collector for the source of NMOS, and is the pnp transistor to which Tr2 used the source of PMOS as the emitter, and used the base and p well as the collector for the substrate. Moreover, they are p well and the resistance in which R1 and R2 are formed in of R3, and R4 are formed of the volume resistivity of a substrate.

[0006] The bipolar transistors Tr1 and Tr2 of parasitism serve as thyristor structure like illustration. With the trigger current  $I_p$  which flows to the parasitism resistance R1 or R4, if the voltage between the terminal increases, npn or the pnp bipolar transistor of parasitism turns on, the ON state current flows and increases rapidly the parasitism resistance R1 or R4, and between VDD and VSS, a high current will flow and it will become a latch rise. The voltage inside a circuit decreases, and circuit operation is checked, or this latch up fuses wiring and a silicon substrate, and destroys a chip.

[0007] As for the trigger current which causes a latch rise, the surrounding optical irradiation of an MOS transistor else [ such as a power supply noise, ] becomes a cause. The electron or hole generated in the substrate in optical irradiation moves to the PN-junction section of the substrate of high electric

field, and p well, and serves as Photocurrent  $I_p$ . Photocurrent  $I_p$  flows between n+ diffusion layer of a substrate, and p+ diffusion layers of p well, and turns into trigger current of thyristor structure.

[0008] in order to reduce the photocurrent generated in an MOS transistor in the above-mentioned Institute of Electronics and Communication Engineers technical report and to prevent a latch rise -- the switching field of a semiconductor substrate -- it is -- the source field of an MOS transistor -- the incidence field of light -- since -- it has described establishing the stopper diffusion layer which makes the carrier which has arranged [ which is kept away as much as possible ] and generated recombine etc.

[0009]

[Problem(s) to be Solved by the Invention] The liquid crystal display using the conventional MOS transistor was a direct viewing type, and about tens of thousands of luxs of lightfastness required for a display panel were enough at most. However, on a projected type display, in order to carry out expansion projection of the control picture at a screen, the light irradiated by the liquid crystal light valve also becomes millions of luxs. For this reason, the conventional shading structure is inadequate and the structure where a semiconductor substrate is completely covered to an

incident light is needed. Furthermore, it does not stop at the switching field which controls a picture; but it is necessary to raise lightfastness, such as the drive circuit section arranged to the periphery.

[0010] In view of such the present condition, the purpose of this invention improves the shading nature to a powerful irradiation light, and is to offer the liquid crystal light valve which was rich in the reliability which can prevent a latch rise.

[0011] Other purposes of this invention are to offer the projected type liquid crystal display which displays a quality picture with the luminosity of about 5 million luxs.

[0012]

[Means for Solving the Problem] The purpose of the above-mentioned this invention an achievement \*\*\*\*\* light valve The semiconductor substrate which has the drive circuit fields which consist of an element which drives the pixel circuit field which consists of two or more switching elements arranged in the shape of a matrix on the surface of one side, and the aforementioned switching element, and those boundary regions, Two or more metal layers which are constituted hierarchical through an insulating layer and have a wiring means on aforementioned one front face of the aforementioned semiconductor substrate, Two or more reflectors which divide the \*\*\*\*\* aforementioned metal layer into

the topmost part to a slit, are formed in it, and serve as an outgoing end of the aforementioned switching element. The 1st shading means formed so that the metal layer in the lower layer of the aforementioned topmost part might be overlapped to the flat-surface space of the slit of the aforementioned topmost part. The 2nd shading means which formed at least one of the aforementioned metal layers so that the surface space of the aforementioned drive circuit field and the aforementioned boundary region might be covered. It comes to fill up the gap of the aforementioned reflector, the transparent opposite substrate which has the counterelectrode which counters, and the aforementioned semiconductor substrate and the aforementioned opposite substrate liquid crystal in the field of an opposite side where light is irradiated.

[0013] Moreover, the aforementioned metal layer comes to prepare metal silicide layers, such as WSi<sub>2</sub> or MoSi<sub>2</sub>, in the upper surface of at least one layer, and/or an inferior surface of tongue.

[0014] Moreover, it is formed in the boundary region of the aforementioned pixel circuit field of the aforementioned semiconductor substrate, or the aforementioned drive circuit field, and comes to prepare a carrier absorption means to absorb the carrier generated by optical irradiation.

[0015] It comes to prepare the means

which maintains at the same voltage another electrode formed in the area corresponding to the boundary region of the aforementioned pixel circuit field at the aforementioned topmost part, and the aforementioned counterelectrode and the electrode according to above.

[0016]

[Function] The shading means prepared in the aforementioned boundary region has the lightfastness which reflects or absorbs nearly completely the millions of luxs light irradiated by a pixel circuit field, drive circuit fields, and those boundary regions with a reflector, or its stray light, and is effective in being able to prevent the latch up generated in a semiconductor substrate, and preventing deterioration of the quality of image by degradation breakage of a circuit element. An operation of this reflection/absorption is further strengthened by the metal silicide layer.

[0017] Moreover, since the carrier absorption means prepared in the aforementioned boundary region can absorb the carrier generated by the light which reached the semiconductor substrate, it can reduce sharply the photocurrent of a drive circuit field or its boundary region, is combined with the above-mentioned shading means, and raises lightfastness more.

[0018] Moreover, since another electrode which reflects a surrounding light of a pixel circuit field can make dark the

luminosity of the screen periphery made into a counterelectrode and this potential, 0 [ i.e., ], it can improve quality of image. [0019] Furthermore, since a shading means can be continued and formed in two or more metal layers, a semiconductor substrate can be constituted compactly.

[0020] By applying such a liquid crystal light valve, the projected type display highly minute [ the about 5 million luxs light source ] and bright which displays a quality picture can be offered.

[0021]

[Example] Hereafter, the example of this invention is explained in detail, referring to a drawing.

[0022] Drawing 9 shows the general circuitry of a liquid crystal light valve. A liquid crystal light valve consists of the pixel circuit 1, the sample circuit 2, a horizontal scanning circuit 3, a vertical-scanning circuit 4, and the AND gate 5. Each [ these ] circuit is formed in the front face of a semiconductor substrate.

[0023] The pixel circuit 1 has arranged N pieces for MOS transistor 1a and retention volume 1b to M pieces and the perpendicular direction horizontally, respectively. The end of retention volume 1b and liquid crystal 1c are connected to the gate electrode of MOS transistor 1a at the scanning signals Vg1-VgN from the AND gate 5, and a drain electrode at the luminance signals Vd1-VdM from the

sample circuit 2, and a source electrode. The other end of retention volume 1b has connected substrate voltage to the voltage VSS which supplies electric power through a shading layer. Liquid crystal 1c is the equivalent capacity of the liquid crystal device mounted between the pixel circuit 1 and an opposite substrate.

[0024] The horizontal scanning circuit 3 inputs a clock signal CLK and start signal STA, and outputs the polyphase signals PH1-PHM of M phase. The sample circuit 2 was constituted from an MOS switch, and the gate electrode has connected PHM and the drain electrode with a polar different video signal VI1 or VI2 for it from the aforementioned output signal PH 1. From the source electrode of an MOS switch, a luminance signal Vd1 to VdM is outputted.

[0025] The vertical-scanning circuit 4 inputs a clock signal CKV and start signal FST, and is outputting the polyphase signals process variable1-PVN of N phase. The AND gate 5 inputs the polyphase signals process variable1-PVN and a control signal CNT, and outputs the scanning signals Vg1-VgN.

[0026] The timing chart which explains operation of a liquid crystal light valve to drawing 10 is shown. The frame head of the image which start signal FST of the vertical-scanning circuit 4 displays, and the clock signal CKV show the change timing of the scanning line. The

vertical-scanning circuit 7 incorporates start signal FST to the timing of the standup of a clock signal CKV, and outputs the polyphase signals process variable1·PVN. The AND gate 5 inputs the polyphase signals process variable1·PVN and a control signal CNT, and outputs the scanning signals Vg1·VgN of the pixel circuit 1. At the time of sequential scanning scanned for every line, it is setting CNT to "H", and it has chosen perpendicularly the pixel circuit 1 which was equal to the polyphase signals process variable1·PVN, and has arranged the scanning signals Vg1·VgN in the shape of a matrix one by one. Video signals VI1 and VI2 are signals which change on the basis of the voltage COM of a counterelectrode, and the polarity is an antiphase mutually and they have reversed it for every frame.

[0027] Like the vertical-scanning circuit 4, the horizontal scanning circuit 3 is the timing of the standup of the aforementioned clock signal CLK, incorporates start signal STA which shows the head of the scanning line, and outputs the polyphase signals PH1·PHM. The sample circuit 2 samples video signals VI1 and VI2 in order to the timing of the phase signals PH1·PHM, and outputs luminance signals Vd1·VdM. Luminance signals Vd1·VdM are inputted into the pixel circuit 1 arranged in the shape of a matrix for every train. Since only the MOS transistor of the pixel

circuit 1 of the line chosen by the scanning signals Vg1·VgN will be in an ON state at this time, luminance signals Vd1·VdM are written in and held by retention volume 1b of the pixel circuit of the selected line. Since the voltage held to retention volume 1b is impressed to liquid crystal 1c, a liquid crystal light valve displays the image according to video signals VI1 and VI2.

[0028] The level of a liquid crystal light valve and an example of the composition of a vertical-scanning circuit are shown in drawing 11. When using the sign which is not put in a parenthesis in this drawing and using the sign in a level operating circuit and a parenthesis, a perpendicular operating circuit is expressed. This circuit consists of a D type flip-flop FF, an inverter INV, and a level-conversion circuit LS. Constituting a shift register from connecting Flip-flop FF in series, in M steps and a vertical-scanning circuit, a horizontal scanning circuit becomes N steps.

[0029] The level-conversion circuit LS was constituted from two PMOS transistors MP1 and MP2 which connected the source to VDD, and two NMOS transistors MN1 and MN2 which connected the source to VSS, and the output of Flip-flop FF was made into the antiphase by Inverter INV, and it has connected it to the gate of MP2 while connecting with the gate of MP1. The gate of MN1 and MN2 is connected also

to the drain of MN1 and MP1 while connecting mutually. Furthermore, the drain of MN2 and MP2 is connected mutually, and this node is considered as the output PH of a scanning circuit (process variable).

[0030] When the output of FF is "H" by this composition, MP1 and MN2 are turned off, MP2 is turned on, and Output PH (process variable) serves as VDD. On the other hand, when the output of FF is "L (=GND)", MP1 and MN2 are turned on, MP2 is turned off, and Output PH (process variable) serves as VSS. Thus, the level-conversion circuit LS changes the signal of 0-VDD into the signal of VSS-VDD. In addition, the level-conversion circuit LS is constituted from a high proof-pressure CMOS transistor which operates with the power supply of VDD(+5V)-VSS (-15V), and constitutes FF and INV from a low proof-pressure CMOS transistor which operates with the power supply of VDD(+5V)-0.

[0031] Drawing 1 shows the structure of the liquid crystal light valve by one example of this invention, and these drawings (a) are the cross section of a plan A-A line, and a plan of the semiconductor substrate which saw this drawing (b) from the optical direction of radiation.

[0032] The liquid crystal light valve of this example is filled up with liquid crystal 200 between the semiconductor

substrate 100 in which the pixel circuit and the drive circuit were formed, the opposite substrate 300 in which the counterelectrode 302 which consists of transparent electrical conducting materials, such as ITO (Indium-tin-oxide), was formed on the front face of the transparent glass substrate 301, and both, and consists of sealants 510 for pasting up a substrate 100 and a substrate 300.

[0033] The 1st metal layer 140, the 2nd metal layer 160, and the 3rd metal layer 180 were formed in the front face of the single-crystal-silicon substrate 110 of the semiconductor substrate 100 through the insulating layer, the pixel circuit field 101 which arranged two or more switching element 101a with an enhancement type NMOS transistor, and the drive circuit field 102 constituted from circuit element 102a, such as enhancement types NMOS or PMOS, have been arranged, and the wire bonding field 108 is arranged further. The sample circuit 2, the horizontal scanning circuit 3, the vertical-scanning circuit 4, and AND circuit 5 are formed in this drive circuit field 102.

[0034] In the pixel circuit field 101, the lap of the shading layer 163 formed in the pixel electrode 181 and the 2nd metal layer 160 which were formed in the 3rd metal layer 180 was carried out mutually, and it is arranged so that the mask of the front face of a silicon substrate 110 may be carried out from optical irradiation.

Moreover, the drive circuit field 102 and the front face of the silicon substrate 110 of other peripheries arrange the shading layer 191 formed in the 3rd metal layer 180. Pattern formation of the shading layers 163 and 191 is carried out to a metal layer, they reflect or absorb the light which carries out incidence, and intercept the light which reaches the semiconductor substrate of the semiconductor device which constitutes each circuit, or its boundary region.

[0035] It is alike and the device structure of the liquid crystal light valve of this example is explained in detail. Drawing 2 is the cross section showing a part of pixel circuit field of a liquid crystal light valve. One pixel circuit 1 consists of MOS transistor 1a, MOS capacity 1b, reflectors, etc. which were constituted from an NMOS transistor of an enhancement type by the front face of the single-crystal-silicon substrate 110.

[0036] n type silicon substrate 111 which forms the source field where the semiconductor substrate 100 constitutes MOS transistor 1a on the surface of one side, a drain field, and one electrode field of retention volume 1b, The polysilicon contest layer 120 alternatively formed on this substrate 111, and the 1st insulating layer 130 formed on the polysilicon contest layer 120, The 1st metal layer 140 which penetrates an insulating layer 130 and contacts the front face and the polysilicon contest layer 120 of n type

silicon substrate 111 while being formed on the 1st insulating layer 130, The 2nd insulating layer 150 formed on the 1st metal layer 140, and the 2nd metal layer 160 which penetrates an insulating layer 150 and contacts the 1st metal layer 140 while being formed on the 2nd insulating layer 150, It consists of the 3rd insulating layer 170 formed on the 2nd metal layer 160, and the 3rd metal layer 180 which penetrates an insulating layer 170 and contacts the 2nd metal layer 160 while being formed on the 3rd insulating layer 170. The 1st metal layer 140, the 2nd metal layer 160, and the 3rd metal layer 180 are formed of aluminum.

[0037] The pixel circuit field 101 consists of n type substrate layer 111, a p type well layer 112, the n+ fields 113 and 116 formed in the front face of p type well layer 112, the n field 114 and the p+ field 117, and an isolation field 118. In the unit pixel circuit shown with a dashed line, the n+ field 113 of a couple turns into a source field of MOS transistor 1a, and a drain field, respectively. The n field 114 serves as one electrode of retention volume 1b. The n+ field 116, the n field 114 and the p+ field 117, and p type well layer 112 are connected electrically, respectively.

[0038] The polysilicon contest layer 120 is alternatively formed in the front face of n type silicon substrate 111 through the silicon-oxide layer 115. Specifically, the gate electrode 123 of MOS transistor 1a is

formed on p type well layer 112 between one pair of n+ fields 113, and the electrode 124 of another side of retention volume 1b is formed on the n field 114. Retention volume 1b is formed of the silicon-oxide layer 115 which intervened between the n field 114, the polysilicon contact layer 124, and these.

[0039] The 1st metal layer 140 is divided into plurality by the slit 144, and constitutes the wiring 141 which connects MOS transistor 1a and retention volume 1b, the wiring 142 of the drain of MOS transistor 1a, and the wiring 146 which supplies electric power in one electrode of MOS capacity 1b, and p type well layer 112.

[0040] On the other hand, the n+ field 113 of a couple reaches by the contact hole 131 which formed wiring 141 in the 1st insulating layer 130, in the polysilicon contact layer 124. The drain wiring 142 by the contact hole 131 prepared in the 1st insulating layer 130 on another side of the n+ field 113 of a couple. The electric supply wiring 146 is in contact with the n+ field 116 connected with one electrode of MOS capacity by the contact hole 131 prepared in the 1st insulating layer 130, and the p+ field 117 connected with p type well layer 112.

[0041] The 2nd metal layer 160 which formed the shading layer 163 and the bipolar electrode 164 through the 2nd insulating layer 150 on the 1st metal layer 140 was formed, and the 3rd metal

layer (wiring layer) 180 which formed the pixel electrode (reflector) 181 through the 3rd insulating layer 170 on it is formed. The shading layer 163 and a bipolar electrode 164 are slits 162, and pixel electrodes are mutually separated to the slit 182. It connects with wiring 146 through a through hole 152, and the shading layer 163 is supplying electric power in one voltage of p type well and MOS capacity. With a bipolar electrode 164, it connects with the pixel electrode 181 through a through hole 171 through a through hole 151 further, and wiring 141 is outputting the source voltage of MOS transistor 1a to the pixel electrode 181.

[0042] Thus, the liquid crystal light valve constituted is a reflected type which reflects a powerful light irradiated from a glass substrate 300 side by the pixel electrode 181, and is controlling the strength of this reflected light by the state of liquid crystal 200. For example, if polymer distributed liquid crystal is used for liquid crystal 200, by the output voltage of the pixel electrode 181, liquid crystal 200 changes from a dispersion state to a transparent state, when liquid crystal 200 is in a transparent state, will be high, and will become low in a dispersion state. [ of the reflection factor of each pixel ] Thus, an image is displayed by controlling the change of state of liquid crystal by voltage of the pixel electrode 181.

[0043] Next, shading of irradiation light

is explained. The light which carries out incidence from the inter-electrode slit 182 of the reflector 181 formed in the 3rd metal layer 180 of the best layer is intercepted in the shading layer 163 formed in the 2nd metal layer 160. That is, when it sees from the opposite substrate 300 side, since it shifts and the slit 182 formed in the 3rd metal layer 180 and the slit 162 formed in the 2nd metal layer 160 are arranged, without overlapping mutually, it is reflected in either the 3rd metal layer or the 2nd metal layer, and the light which carried out incidence from the opposite substrate 300 side does not reach the semiconductor substrate 110.

[0044] By the above, the direct light which carried out incidence from the opposite substrate 300 side can be intercepted nearly completely. By the way, a part of light which carries out incidence aslant, and light scattered about in the un-flatness place of the shading layer 163 may be reflected in the inter-electrode slit 182 by irradiation light by the 3rd insulating layer 170 in addition to the direct light in alignment with the normal, and it may become the stray light, it may pass through the slit 164 of the 2nd metal layer, and the slit 144 of the 1st metal layer, and the semiconductor substrate 110 may be reached. The un-flatness place of the shading layer 163 is decided with flat-surface patterns, such as MOS transistor 1a, MOS capacity 1b, and the

1st metal layer 140.

[0045] In this example, the position of the slit 182 between pixels of the 3rd metal layer 180 is arranged corresponding to the flat place of the shading layer 163 constituted from the 2nd metal layer 160. Furthermore, the 1st [ at least ] page, such as each side of the 1st metal layer 140 and the 2nd metal layer 160 and an inferior surface of tongue of the 3rd metal layer 180, is considered as the multilayer composition of the low material and aluminum of a reflection factor of for example, tungsten silicon (WSi), molybdenum silicon (MoSi), etc. By this, the stray light which reaches the semiconductor substrate 110 can be reduced sharply.

[0046] The cross section which contains the pixel circuit and periphery of a liquid crystal light valve of this example in drawing 3 is shown. The pixel circuit field 101 makes p type well layer 112 to n type silicon substrate 111, and is prepared in this. The shading layer 165 formed in the 2nd metal layer 160 is formed in the boundary region of the pixel circuit field 101, further, by the 3rd metal layer 180 which is the best layer, an electrode 181 and the electrode 183 separated electrically are formed, and voltage equal to a counterelectrode 302 is supplied to the electrode 183. Thereby, applied voltage of countering-boundary region of pixel circuit liquid crystal is set to 0.

[0047] The drive circuit and the cross

section of a periphery of this example are shown in drawing 4. An NMOS transistor is formed in the front face of n type silicon substrate 111 at a PMOS transistor and p type well layer 112, respectively, and drive circuits, such as the horizontal scanning circuit 3 and the vertical scanning circuit 4, are constituted using these transistors. The shading layer 166 which intercepts the incident light from the opposite substrate 300 side is formed in the upper part of this drive circuit and its circumference field by the 2nd metal layer 160. In addition, a shading layer can also be prepared by other metal layers 140 or 180.

[0048] As mentioned above, in the liquid crystal light valve of this example, the light irradiated by the pixel circuit field is the shading layer 163, and the light irradiated by the periphery of a pixel circuit field is the shading layer 165, and the light irradiated by a drive circuit field and its periphery is the shading layer 166, and is intercepted, respectively. According to this, even if a powerful light is irradiated like a projected type display, the incident light to a silicon substrate can be intercepted certainly, can prevent a latch rise, and can avoid property degradation and destruction of an element. Furthermore, since the electrode was prepared in the upper part of a pixel circuit periphery so that the applied voltage of the liquid crystal which counters the periphery of a pixel circuit

field might be set to 0, the luminosity of this portion is made dark and the quality of image of a screen periphery can be improved.

[0049] Next, the liquid crystal light valve by the second example of this invention is explained. Drawing 5 is the plan of a liquid crystal light valve, and drawing 6 is the cross section of a B-B line. Having prepared the carrier stopper layer has the difference with the above-mentioned example of this example.

[0050] The carrier stopper layer is provided so that the pixel circuit field 101 and the drive circuit field 102 may be surrounded. It specifically consists of an n+ field 191 established in the front face of n type silicon substrate 110, and a p+ field 192 established in p type well layer 112, and the maximum voltage (VDD) is supplied to the n+ field 191, and the minimum voltage (VSS) is supplied to the p+ field 192.

[0051] According to this, the carrier generated with the light irradiated around the semiconductor substrate 100 can be drawn near to a carrier stopper field, and Photocurrent  $I_p$  flows in the direction of the n+ field 191 to the p+ field 192. Consequently, a photocurrent does not flow for the element of a drive circuit and a latch rise can be prevented.

[0052] The liquid crystal light valve which is the modification of the second example is explained using the plan of drawing 7, and the cross section of

drawing 8. In this example, the carrier stopper layer is realized within p type well layer. p+ field and n field were specifically established in p type well layer 193 prepared in the front face of n type silicon substrate 110, n+ field was further prepared into this n field, and p+ field and n+ field are connected with wiring 148.

[0053] According to this, the carrier generated with the light irradiated around the semiconductor substrate 100 is changed into Photocurrent  $I_p$  in the carrier stopper field of p type well layer 193. Consequently, since a photocurrent does not flow for the element of a drive circuit, a latch rise can be prevented.

[0054] Next, the mounting structure of the liquid crystal light valve explained to each above-mentioned example is explained using the plan of drawing 12, and the cross section of drawing 13.

[0055] The semiconductor substrate 100 in which the pixel circuit 1, the horizontal scanning circuit 3, the vertical scanning circuit 4, etc. were formed turns the circuit section up, and pastes it up on the ceramic substrate 500 with a conductive paste. In between, the semiconductor substrate 100 and the opposite substrate 300 which countered with this and was prepared are filled up with liquid crystal 200. The seal of the liquid crystal 200 is carried out by the sealant 510 prepared in the periphery, and it is protected from the humidity of the external world etc.

Circuit patterns, such as the counterelectrode 302 prepared in the front face of the opposite substrate 300 and the electrode 181 formed in the metal layer 180 of the topmost part of the semiconductor substrate 100, are connected using the conductive paste 530. [0056] The signal terminal 550 of the opposite substrate 300 is connected with the circuit pattern formed on the ceramic substrate by the wire bonding 520. The wire bonding position on the semiconductor substrate 100 and the connecting location of the counterelectrode 302 of the front face of the opposite substrate 300 are making it only one side of the upper edge part of a substrate 100, and make small area of the signal terminal area of the semiconductor substrate 100.

[0057] Drawing 14 is the \*\* type view showing the composition of the projected type display which applied the above-mentioned liquid crystal light valve. A projected type display consists of the light source 700, the 1st lens 710, a mirror 720, the 2nd lens 730, a liquid crystal light valve 740, a projector lens 750, and a screen 760.

[0058] It is condensed by the position of a mirror 720 with the 1st lens 710, and light from the light source 700 is made into parallel light with the 1st lens 730, and is irradiated by the liquid crystal light valve 740. The liquid crystal light valve 740 is controlled by voltage which

impresses the reflective state of the irradiated light to each liquid crystal pixel, carries out expansion projection of the reflected light from a liquid crystal light valve through the 2nd lens 730 and projector lens 750 at a screen 760, and forms a picture.

[0059] In addition, the flux of light from the light source can be decomposed into the three flux of lights of light in three primary colors, a liquid crystal light valve can be prepared so much in each flux of light, and the projected type display of color display can be obtained by compounding again and carrying out expansion projection of the reflected light from three liquid crystal light valves.

Decomposition to the three primary colors of light and composition of the reflected light from three liquid crystal light valves can be simultaneously performed using a dichroic mirror.

[0060] In a projected type display, the light irradiated by the liquid crystal light valve also amounts to millions of luxs, degradation and destruction of an element by latch rise are produced, and quality of image deteriorates. However, since the shading means which can intercept the optical irradiation to the silicon substrate which forms a picture circuit field, a circuit field of operation, and a circumference field also to the stray light by dispersion of the oblique incidence metallurgy group wiring layer was prepared in the liquid

crystal light valve according to this example, the latch rise prevented certainly and has improved lightfastness to about 500 million luxs. By this, practical use of the projected type display using the liquid crystal light valve was attained.

[0061] In the above, the liquid crystal light valve using the single-crystal-silicon substrate and the projected type display which applied it were explained. In addition, it cannot be overemphasized that it is realizable even if it uses the substrate in which the semiconductor layer was formed on the insulating substrate, a compound semiconductor substrate, etc., instead of the liquid crystal light valve of this invention being a silicon substrate.

[0062]

[Effect of the Invention] Since a shading means intercept the optical irradiation to a pixel circuit field, drive circuit fields, and those circumference fields has been established according to the liquid-crystal light valve of this invention, the photocurrent of a semiconductor substrate is reduced, generating of a latch rise can prevent, and there is an effect which avoids deterioration of the quality of image by degradation and destruction of an element, and improves the degree of brilliance of a picture.

[0063] Moreover, two or more metal layers which form each circuit are used, and since a shading means is prepared in

a lower layer metal layer so that the mask of the space which cannot be reflected by the circuit pattern of the upper reflector may be carried out, it is effective in positive shading being compactly realizable.

[0064] furthermore, it is effective in boiling the photocurrent of a semiconductor substrate, decreasing sharply and being able to prevent generating of a latch rise certainly with the aforementioned shading layer to each circuit field, when irradiation light is strong, since the carrier stopper field which absorbs the carrier generated in optical irradiation was established in the aforementioned boundary region

[0065] According to the projected type display of this invention, application of the liquid crystal light valve which is equal to optical irradiation of about about 500 million luxs is possible, and it is effective in the ability to offer high brightness and a high definition expansion screen.

#### DESCRIPTION OF DRAWINGS

##### [Brief Description of the Drawings]

[Drawing 1] The flat surface and cross-section structural drawing of a liquid crystal light valve by the first example of this invention.

[Drawing 2] Cross-section structural drawing of the pixel circuit field of the liquid crystal light valve by the first

example.

[Drawing 3] Cross-section structural drawing of the pixel circuit of a liquid crystal light valve, and a boundary region by the first example.

[Drawing 4] Cross-section structural drawing of the drive circuit field of a semiconductor substrate, and a boundary region by the first example.

[Drawing 5] The planar structure view of the drive circuit field of the semiconductor substrate of a liquid crystal light valve, and a boundary region by the second example of this invention.

[Drawing 6] Cross-section structural drawing of the drive circuit field of a semiconductor substrate, and a boundary region by the second example.

[Drawing 7] The planar structure view of the drive circuit field of a semiconductor substrate, and a boundary region by the modification of the second example.

[Drawing 8] Cross-section structural drawing of the drive circuit field of a semiconductor substrate, and a boundary region by the modification of the second example.

[Drawing 9] The circuitry view of a liquid crystal light valve.

[Drawing 10] The timing diagram which shows liquid crystal light-valve operation.

[Drawing 11] The scanning-circuit view of a liquid crystal light valve.

[Drawing 12] The plan showing the mounting structure of the liquid crystal light valve of this example.

[Drawing 13] The sectional side elevation showing the mounting structure of the liquid crystal light valve of this example.

[Drawing 14] The \*\* type view explaining the composition of the projected type display which applied the liquid crystal light valve of this invention.

[Drawing 15] The \*\* type view explaining the latch up of a parasitism bipolar transistor.

[Description of Notations]

1 [ -- Retention volume, 1c / -- Capacity of liquid crystal, ] -- A pixel circuit, 1a -- An MOS transistor, 1b 2 [ -- A vertical-scanning circuit, 5 / -- AND gate, ] -- A sample circuit, 3 -- A horizontal scanning circuit, 4 100 [ -- Drive circuit field, ] -- A semiconductor substrate, 101,101a -- A pixel circuit field, 102,102a 110 [ -- Polysilicon contact layer, ] -- n type silicon substrate, 112 -- p type well layer, 120 130 [ -- The 1st metal layer, ] -- The 1st insulating layer, 131 -- A through hole, 140 141,142,146 [ -- Through hole, ] -- Wiring, 150 -- The 2nd insulating layer, 151 160 [ -- The 3rd insulating layer, ] -- The 2nd metal layer, 163,165,166 -- A shading layer, 170 171 [ -- A pixel electrode (reflector), 182 / -- A slit, 183 / -- Another electrode, 191,192,193 / -- The carrier stopper section, 200 / -- Liquid crystal, 300 / -- An opposite substrate, 302 / -- Counterelectrode, ] -- A through hole, 180 -- The 3rd metal layer, 181

THIS PAGE BLANK (USPTO)